direkt zum Inhalt springen

direkt zum Hauptnavigationsmenü

Sie sind hier

TU Berlin

Inhalt des Dokuments

Willkommen bei AES

Lupe

Das Fachgebiet Architektur Eingebetteter Systeme (AES) beschäftigt sich in Forschung und Lehre mit allen Bereichen der Rechnerarchitektur, von energieeffizienten Systemen bis hin zu massiv parallelen Hochleistungsrechnern. Dabei liegt der Schwerpunkt auf dem Entwurf und der Implementierung von hochperformanten eingebetteten Systemen, bei denen Anwendungsanforderungen mit neuartigen Architekturen optimal in Einklang gebracht werden sollen. Zusätzlich befassen wir uns mit der Verbesserung von Energieeffizienz, Programmierbarkeit, Vorhersagbarkeit und Fehlertoleranz moderner Prozessorarchitekturen.

News

January 22-24, 2018: AES presentations at HiPEAC18.

Lupe

Jan Lucas, Matthias Göbel and Nadjib Mammeri visited the 13th HiPEAC Conference in Manchester from Jan 22nd to Jan 24th. They presented their work both by giving invited talks at the PEGPUM workshop, which was co-organized by AES, as well as by taking part in the poster sessions. The HiPEAC conference is the premier European forum for experts in computer architecture, programming models, compilers and operating systems for embedded and general-purpose systems.

More information can be found at https://www.hipeac.net/2018/manchester/.

13.12.2017: Tamer Dallou successfully completed his PhD defense.

Lupe

M.Sc. Tamer Dallou successfully completed his PhD defense on Wednesday 13th December 2017. His thesis title was: "Enhancing the Scalability of Many-core Systems – Towards Utilizing Fine-Grain Parallelism in Task-Based Programming Models.

Congratulation Dr. Dallou for your success and we wish you the best in your future!

11.12.2017: Paper from AES/CERN collaboration accepted at PDP 2018.

The paper “Accelerating the RICH Particle Detector Algorithm on Intel Xeon Phi” written by Christina Quast, Angela Pohl, Biagio Cosenza, Ben Juurlink, as well as Rainer Schwemmer (CERN) was accepted at the 26th Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP 2018).

In the paper, the authors show how an algorithm for particle classification was sped up on an Intel Xeon Phi platform using multiple optimization techniques. The work will presented as a full paper in the “GPU and Many Integrated Core” special session.

More information can be found at http://www.pdp2018.org/.

Noch mehr News finden Sie hier

Zusatzinformationen / Extras

Direktzugang:

Schnellnavigation zur Seite über Nummerneingabe

Leiter:
Prof. Dr. Ben Juurlink
Raum E-N 642
Tel. +49.30.314-73130/73131
Termin anfragen

Sekretariat:
Sara Tennstedt
Raum E-N 645
Tel. +49.30.314-73130
Öffnungszeiten:
Mo, Di, Mi und Do 10:00 - 12:00 Uhr
und nach Vereinbarung


Postanschrift:
Technische Universität Berlin
Institut für Technische Informatik und Mikroelektronik (TIME)
Sekretariat EN 12
Einsteinufer 17 - 6.OG
D-10587 Berlin
Germany

AES Flyer:
AES 2017 Flyer

Vorlesungsverzeichnis
tubIT Accounts
Moseskonto
ISIS-Zugang