direkt zum Inhalt springen

direkt zum Hauptnavigationsmenü

Sie sind hier

TU Berlin

Inhalt des Dokuments

Willkommen bei AES

Lupe

Das Fachgebiet Architektur Eingebetteter Systeme (AES) beschäftigt sich in Forschung und Lehre mit allen Bereichen der Rechnerarchitektur, von energieeffizienten Systemen bis hin zu massiv parallelen Hochleistungsrechnern. Dabei liegt der Schwerpunkt auf dem Entwurf und der Implementierung von hochperformanten eingebetteten Systemen, bei denen Anwendungsanforderungen mit neuartigen Architekturen optimal in Einklang gebracht werden sollen. Zusätzlich befassen wir uns mit der Verbesserung von Energieeffizienz, Programmierbarkeit, Vorhersagbarkeit und Fehlertoleranz moderner Prozessorarchitekturen.

News

03.08.2017: PEGPUM 2018 workshop proposal accepted.

Lupe

The 6th LPGPU2 Workshop on Power-Efficient GPU and Many-core Computing has been accepted by the HiPEAC 2018 organization committee as a full day workshop. The workshop will consists of a mix of (a) presentations of short papers submitted in response to the call for papers and reviewed by the organizers, (b) presentations of LPGPU2 consortium members of project results, (c) demonstrations and short tutorials by LPGPU2 consortium members on how to use the tools developed in the LPGPU2 project, and (d) one invited talk by a key person from the mobile or high-performance GPU industry. more

20.07.2017, 10:30, EN 643/644: "Perceptron Learning for Reuse Prediction". Elvira Teran.

The disparity between last-level cache and memory latencies motivates the search for efficient cache management policies. Recent work in predicting reuse of cache blocks enables optimizations that significantly improve cache performance and efficiency. However, the accuracy of the prediction mechanisms limits the scope of optimization. This paper proposes perceptron learning for reuse prediction. more

19.07.2017: Dr. Cosenza to moderate a panel on "Programming Models for the ExaScale Era" at HPCS 2017.

Biagio Cosenza
Lupe

Dr. Biagio Cosenza will be at the IEEE International Conference on High Performance Computing & Simulation (HPCS 2017) in Genoa, Italy.
On Wednesday, 19 July, he will moderate the panel on "Programming Models for the Exascale Era". The panel will be held in the Aurea Ballroom of the Grand Hotel Savoia at 16:30. more

Noch mehr News finden Sie hier

Zusatzinformationen / Extras

Direktzugang:

Schnellnavigation zur Seite über Nummerneingabe

Das Sekretariat ist am 11. September wieder geöffnet.
Wir bitten um Ihr Verständnis! 

Leiter:
Prof. Dr. Ben Juurlink
Raum E-N 642
Tel. +49.30.314-73130/73131
Termin anfragen

Sekretariat:
Imke Weitkamp
Sara Tennstedt (parental leave)
Raum E-N 645
Tel. +49.30.314-73130
Öffnungszeiten:
Mo. 9:00 - 12:00 Uhr
Di. 15:00 - 18:00 Uhr
und nach Vereinbarung


Postanschrift:
Technische Universität Berlin
Institut für Technische Informatik und Mikroelektronik (TIME)
Sekretariat EN 12
Einsteinufer 17 - 6.OG
D-10587 Berlin
Germany

AES Flyer:
AES 2017 Flyer

Vorlesungsverzeichnis
tubIT Accounts
Moseskonto
ISIS-Zugang