direkt zum Inhalt springen

direkt zum Hauptnavigationsmenü

Sie sind hier

TU Berlin

Inhalt des Dokuments

Willkommen bei AES

Das Fachgebiet beschäftigt sich mit Prozessor- und Rechnerarchitekturen, welche in den letzten Jahren einen einschneidenden Wandel erlebt haben. Nachdem bisher stets die Steigerung der Taktfrequenz als wesentliches Entwurfsziel angesehen wurde, geht der Trend mehr und mehr zu Mehrkern-Architekturen. Daraus ergeben sich neue Anforderungen an alle beteiligten Komponenten einer derartigen Architektur, vor allem wenn es sich um heterogene Systeme handelt. Darüber hinaus müssen auch die Programme an die neugewonnene Parallelität adaptiert werden und eine geeignete Ablaufplanung durchgeführt werden.
Ebenfalls stark an Bedeutung gewinnen eingebettete Systeme, welche ebenso besonderen funktionalen sowie nichtfunktionalen Bedingungen unterworfen sind. Unser Fokus liegt dabei auf dem Hardware-Software Codesign derartiger Systeme unter bestimmten Kriterien. Perspektivisch gewinnen auch in der eingebettete Welt Mehrkernsysteme drastisch an Bedeutung.

Forschungsschwerpunkte

  • Techniken für heterogene Vielkern-Architekturen
  • Robustheit und Zuverlässigkeit eingebetteter Systeme
  • Rekonfigurierbare Systeme
  • Transportgesteuerte Prozessorarchitekturen
  • Kommunikationsvorhersage für Mehrkernarchitekturen
  • Optimierte Übersetzungsstrategien für Vektoreinheiten
  • Hardwaregestützte Ablaufplanung für Mehrkernarchitekturen
  • Neue Programmierparadigmen zur effizienten Ausnutzung heterogener Mehrkernarchitekturen

Lehre

Im Bachelorstudium betreuen wir die Grundlagenveranstaltung Technische Grundlagen der Informatik II. Zusätzlich bieten wir das TechGI II (TI) Praktikum sowie das Hardware-Praktikum für Technische Informatiker an. Das Modul Speichertechnik wird im Zuge des Fachstudiums für Bachelor-Studierende angeboten.
Weiterführende Veranstaltungen im Rahmen eines Master-Studiums vertiefen das Wissen im Bereich verschiedenster Prozessorarchitekturen, wobei der Fokus besonders auf eingebettete und parallele Architekturen gelegt wird. Dabei integrieren wir aktuelle Forschungsergebnisse stets in unsere Veranstaltungen. Kenntnisse werden im Entwurf neuartiger Prozessorarchitekturen sowie der hardwarenahen Programmierung vermittelt. Zur Vertiefung und Erweiterung der vermittelnden Inhalte bieten wir Seminare und Praktika an.

Aktuelles

Um diesen RSS Feed zu abonnieren, müssen Sie die Adresse des folgenden Links in Ihrer RSS Feed Steuerung übernehmen. RSS abonnieren


Sohan Lal and Jan Lucas from TU Berlin are going to present two posters at HiPEAC ACACES 2013. The two posters will present some of the most recent research results from the project to the public for the first time. The poster “Exploring GPGPUs Workload Characteristics and Power Consumption” by...


A group of computer engineering students accompanied by professor Dr. Maria Trujillo from Universidad del Valle of the Colombian city of Cali will visit TU-Berlin on June 12th 2013. The German Academic Exchange Program (DAAD) has organized and financed this visit which will allow the students to...

mehr Ankündigungen finden Sie hier


Zusatzinformationen / Extras

Direktzugang

Schnellnavigation zur Seite über Nummerneingabe

Leitung:
Prof. Dr. Ben Juurlink
Raum E-N 642
Tel. +49.30.314-73131
Fax +49.30.314-22943
Sprechstunde: Di 16-17 Uhr

Sekretariat:
Angela Nicko
Jana Pilz
Raum E-N 645
Tel. +49.30.314-73130
Fax +49.30.314-22943
Öffnungszeiten:
Mo-Do 9:30-12:30 Uhr
und nach Vereinbarung


Postanschrift:
Technische Universität Berlin
Institut für Technische Informatik und Mikroelektronik (TIME)
Sekretariat EN 12
Einsteinufer 17
D-10587 Berlin


Hipeac2013 (21 to 23 January)